Fan-In WLP의 제조 공정부터 EDS 전기 검사, ASSY 패키지 조립까지 전체 흐름을 정리한 기술 가이드입니다. WLP 기반 패키징의 공정 구조, 단계별 목적, 품질 관리 요소를 한 번에 이해할 수 있습니다.
Fan-In WLP(Wafer Level Packaging)는 칩을 개별 다이로 절단하기 전에 웨이퍼 상태에서 패키징을 모두 완료하는 구조입니다. 패키지 크기가 칩 크기와 동일해지고, 전기적 특성이 우수해 모바일 AP, PMIC, RF 칩, 웨어러블 기기 등에 널리 사용됩니다.
WLP는 단순히 RDL 배선을 형성하고 범프를 만드는 과정만을 의미하지 않습니다. 웨이퍼 기판 기반의 구조 제작(Base Layer), 배선 형성(RDL), 절연 보호층(PSV), 금속 접합 기반(UBM), 범프 형성(Bump Formation), 전기적 검사(EDS), 패키지 조립(ASSY)까지 이어지는 전체 플로우가 완전한 패키지를 구성합니다.
아래 글은 전체 WLP 구조 해석에 도움이 될거라 예상되니 참고해주세요
WLP 패키징 전체 공정 흐름 정리: Base Dielectric Layer → RDL → PSV → UBM → Bump Formation
1. WLP 제조 공정 개요
Fan-In WLP는 칩 상부에서부터 단자 구조를 하나씩 적층해 나가는 방식으로 진행됩니다. 전체적인 흐름으로는 아래와 같이 7가지 단계를 진행합니다.
- Base Dielectric Layer
- RDL(Re-Distribution Layer)
- Passivation Layer(PSV)
- UBM(Under Bump Metallization)
- Bump Formation
- EDS(Electrical Die Sorting)
- ASSY(패키지 조립)
각 단계는 다음 단계로 이어지는 기반 역할을 수행하므로, 단일 공정의 불량이 뒤 단계에 그대로 누적됩니다.
2. Base Dielectric Layer 공정
2.1 목적
Base Dielectric Layer는 WLP 공정의 가장 첫 단계로, 칩 표면의 미세 단차를 보정하고 RDL·PSV·UBM 공정이 안정적으로 진행될 기반층을 형성합니다. 이 층은 Layer 0으로 취급되며 이후 모든 공정의 품질을 좌우합니다.
2.2 주요 요소
- 칩 Al Pad와 주변 산화막 간 단차 완화
- 포토 공정에서의 초점 불량(Focus Error) 방지
- 절연 기능 제공
- 다층 배선 형성을 위한 구조적 기반 확보
이 단계가 불안정하면 RDL 정밀도, PSV 접착력, UBM 밀착력까지 연쇄적으로 영향을 줍니다.
3. RDL(Re-Distribution Layer) 공정
3.1 목적
칩 내부 패드 배열을 외부 범프 위치에 맞게 재배치하여 단자 인터페이스를 구성합니다. Fan-In WLP에서는 단층 또는 이중층 RDL이 사용됩니다.
3.2 주요 요소
- Seed Layer 증착
- PR 패턴 형성
- Cu 도금
- PR 제거 및 Seed Layer 에칭
RDL 폭(Line)과 간격(Space)은 제품의 핀 수와 수율을 좌우하는 요소입니다. 미세 Pitch 제품은 도금 균일성과 포토 해상도가 매우 중요합니다.
4. PSV(Passivation) 공정
4.1 목적
RDL을 보호하고, 이후 UBM이 형성될 패드 영역만 선택적으로 노출하기 위해 절연막을 도포합니다. PSV 오픈 정밀도는 UBM 접합 면적의 균일성과 직결됩니다.
4.2 주요 요소
- PI 또는 PBO 절연막 도포
- 열경화(Cure)
- 패드 오픈
- PR 잔사 및 산화막 제거
PSV의 밀착력이 취약하면 열 스트레스 상황에서 절연층 박리나 균열이 발생할 수 있습니다.
5. UBM(Under Bump Metallization) 공정
5.1 목적
솔더 범프가 안정적으로 형성될 수 있도록 접합 기반 금속을 구축합니다. Ni Barrier는 금속 확산을 차단하고, Cu Capping Layer는 Wetting을 향상합니다.
5.2 주요 요소
- Ti/TiW Adhesion Layer
- Ni Barrier Layer
- Cu Capping Layer
- 금속 스퍼터링 및 식각
UBM 구조가 불안정하면 범프 접합 시 Wetting 불량과 금속 박리(Delamination)가 발생합니다.
6. Bump Formation(범프 형성) 공정
6.1 목적
솔더볼을 UBM 위에 배치하고 리플로우를 통해 금속 접합 구조를 형성합니다. 이 과정에서 패키지 단자가 완성됩니다.
6.2 주요 요소
- Flux 도포
- 솔더볼 배치
- 리플로우
- Flux 잔사 세정
IMC 형성 품질, 범프 높이 편차, Void 발생은 SMT 접합 신뢰성을 결정하는 핵심 요소입니다.
7. EDS(Electrical Die Sorting) 공정
7.1 목적
웨이퍼 상태에서 개별 다이의 전기적 특성과 기능을 검증하는 단계입니다.
EDS는 불량 다이를 선별하여 이후 패키징 비용 낭비를 방지합니다.
7.2 주요 검사 항목
- 전기적 특성(IV, leakage, 기능 테스트)
- Open/Short 검사
- RF 특성(해당 제품일 경우)
- Memory cell 검사(메모리 디바이스 적용 시)
EDS에서 Pass된 다이만 ASSY 단계로 이동합니다.
8. ASSY(패키지 조립) 공정
8.1 목적
완성된 WLP를 외부 기판(PWB 또는 BGA Substrate)에 실장하고, 모듈 또는 최종 제품 형태로 조립하는 단계입니다.
8.2 주요 요소
- SMT 실장
- 리플로우 접합
- 모듈 조립
- 신뢰성 시험(TC, THB, Drop Test 등)
Fan-In WLP는 패키지가 얇고 외곽 보호 구조가 최소화되어 있어, SMT 응력 관리가 특히 중요합니다.
9. 전체 공정 간 연계성과 품질 관리 포인트
9.1 구조적 연계성
Base Layer → RDL → PSV → UBM → Bump의 구조는 계층적으로 연결되어 있습니다.
어느 한 단계의 결함이라도 다음 단계에서 증폭되며, 최종적으로 EDS 또는 ASSY 단계에서 불량으로 나타날 수 있습니다.
9.2 신뢰성 확보 핵심
- Base Layer 평탄도
- RDL 미세 패턴 균일성
- PSV 오픈 정밀도
- UBM 금속층 접착력
- 범프 IMC 구조
- EDS Bin 분류 정확도
- ASSY 리플로우 신뢰성
10. 마무리
Fan-In WLP는 칩 크기와 동일한 패키지를 구현하는 기술로, 웨이퍼 제조 단계부터 범프 형성, 전기 검사, 패키지 조립까지 모든 공정이 유기적으로 연결되어 있습니다. 구조적으로 간단해 보이지만 RDL 패턴 정밀도, PSV 절연 품질, UBM 금속 스택, 범프 형성 조건 등 수율을 좌우하는 요소가 많기 때문에 공정 전반의 이해가 필요합니다. 전체 흐름을 세부 공정과 함께 이해하면 WLP의 설계 관점과 제조 관점이 더 명확해집니다.