Fan-Out WLP에서는 RDL이 단순히 패드를 재배치하는 정도가 아니라,
패키지 성능과 수율을 결정짓는 핵심 역할을 합니다.
실제로 FO-WLP 공정 흐름을 보면, 문제의 절반 이상이 RDL에서 드러난다고 해도 과장이 아닙니다.
특히 Fan-Out 영역까지 배선이 확장되기 때문에, Fan-In에서 겪어보지 못했던 문제들이 FO-WLP에서는 빈번하게 나옵니다.
RDL 공정이 왜 이렇게 까다로운지 이해하려면,
앞선 공정들—Reconstitution, Molding, Backside Grinding—에서 만들어진 기반의 품질을 먼저 떠올려야 합니다.
그 기반이 조금이라도 흔들리면 그 영향이 RDL에서 확대되어 보이는 경우가 많습니다.
1. FO-WLP에서 RDL이 중요한 이유
1.1 Fan-Out 구조 특성
Fan-Out RDL은 칩 외곽까지 배선이 뻗어나가기 때문에
패턴 정밀도·포토 초점·도금 균일도가 매우 민감합니다.
단순히 “칩 안에서 재배치하는” Fan-In RDL과는 조건 자체가 다릅니다.
또한 Fan-Out 영역의 EMC 품질이 직접 패턴 신뢰성에 영향을 주기 때문에
Molding 단계에서 생긴 작은 편차도 RDL 단계에서 실제 결함으로 나타납니다.
1.2 신호 품질·저항·기생효과 관리
배선 길이가 Fan-In보다 길어지기 때문에
저항(R), 기생 인덕턴스(L), 기생 커패시턴스(C) 같은 요소들이 더 크게 작용합니다.
그래서 FO-WLP용 RDL은 단순 금속 두께 조절만으로 해결되지 않고,
패턴 구조와 피치 설계도 함께 바뀝니다.
1.3 Warpage 영향
FO-WLP는 Warpage가 거의 상수처럼 따라다니는 구조입니다.
RDL 포토 공정에서 초점이 흔들리면 L/S 균일도가 무너지고,
그게 그대로 도금 불량·Seed Layer 박리로 번집니다.
2. FO-WLP RDL 구조
실제로 FO-WLP에서 사용하는 RDL 구조는 Fan-In보다 더 다양하고 복잡한 편입니다.
일반적으로는 다음 구성 요소들이 포함됩니다.
2.1 절연층(Dielectric Layer)
PI(Polyimide)나 PBO(Polybenzoxazole)를 주로 사용합니다.
Fan-Out 영역에서는 EMC 위에 절연층을 형성하기 때문에,
표면 조건의 영향을 그대로 받습니다.
Fan-In 대비 변수가 훨씬 많습니다.
예를 들어, EMC 조성·몰딩 표면 거칠기·Grinding 후 Stress 분포 등이 절연층 품질을 좌우합니다.
2.2 Seed Layer
Cu 도금을 위한 기반층인데,
Fan-Out 영역은 Warpage 때문에 Seed Layer 밀착력이 더 민감하게 반응합니다.
찰떡같이 붙지 않으면 포토 찍을 때부터 박리가 보입니다.
2.3 Cu 도금층
RDL 패턴은 대부분 Cu 도금으로 형성합니다.
패턴 두께는 제품마다 다르지만, 균일도가 가장 중요한 요소입니다.
특히 FO-WLP에서는
- 대면적
- Warpage
- Die Shift
등이 도금 균일성에 그대로 영향을 줍니다.
2.4 상부 절연층(Top Dielectric Layer)
RDL 위를 보호하며,
다음 단계인 PSV 또는 UBM 패드 오프닝을 위한 표면을 제공합니다.
Top 절연층 품질이 좋지 않으면,
UBM 단계에서 Metal Lift 문제가 자주 나옵니다.
3. FO-WLP RDL 공정 흐름
공정 흐름 자체는 Fan-In과 비슷하지만,
각 단계에서 고려해야 할 변수의 수가 훨씬 많습니다.
3.1 PI/PBO 절연층 도포
Fan-Out 영역은 칩이 아니라 EMC 위에 절연층이 올라가기 때문에
EMC 표면 품질이 절연층 도포 품질에 직결됩니다.
실제로 실험 라인에서는
EMC 거칠기 때문에 PR 두께가 패턴마다 달라지는 경우도 있습니다.
3.2 PI/PBO 경화(Cure)
Cure에서 발생하는 응력 변화가 RDL Cracking의 원인이 되는 경우도 많습니다.
Fan-In보다 두께 편차가 크기 때문에 Cure 조건 조정이 훨씬 까다롭습니다.
3.3 Seed Layer 증착
스퍼터링으로 Cu Seed Layer를 형성합니다.
이 단계에서는 Warpage가 심할수록 Seed 밀착력 불량이 더 많이 나타납니다.
3.4 포토(PR Coating → 노광 → 현상)
FO-WLP RDL의 가장 문제 많은 단계입니다.
자주 발생하는 현상:
- 초점 불량(Defocus)
- PR Thickness 편차
- Die Shift에 의한 패턴 Misalignment
- Warpage로 인한 Step Height 편차
실무에서는 이 단계에서 포토 조건을 안정화시키는 게
전체 수율을 끌어올리는 가장 빠른 방법인 경우가 많습니다.
3.5 도금(Cu Plating)
PR 패턴이 잡힌 후 Cu를 도금합니다.
여기서 두께 편차가 생기면,
나중에 RDL 전기 특성 자체가 설계값과 달라집니다.
또한 도금 스트레스가 Cracking을 유발하는 경우도 흔합니다.
스트레스는 단순히 두께 문제만이 아닙니다.
EMC·청정도·Seed 조건 모두 영향을 줍니다.
3.6 PR 스트립 및 Seed Layer 에칭
마지막으로 PR을 제거하고 불필요한 Seed Layer를 에칭해 RDL 패턴을 완성합니다.
이 단계에서는 Seed Layer가 뜯겨 나가거나
Top Dielectric 도포 전에 표면이 손상되는 경우가 있어
세정 조건까지 세심하게 잡아야 합니다.
4. FO-WLP RDL 공정에서 실무적으로 자주 보는 문제들
4.1 패턴 Misalignment
Die Shift + Warpage 영향이 합쳐진 문제입니다.
Fan-Out 구조 특성상 미세한 이동도 배선이 맞지 않게 됩니다.
4.2 Seed Layer 박리
밀착력이 떨어지는 가장 큰 이유는
EMC 표면 상태가 균일하지 않을 때입니다.
표면 청정도가 설계보다 중요해지는 이유가 여기에 있습니다.
4.3 RDL Cracking
RDL 라인이 EMC 위를 지나갈 때 발생하기 쉽습니다.
EMC 응력 분포나 도금 스트레스가 Cracking을 유발합니다.
4.4 도금 두께 불균일
도금 면적이 넓어질수록 전류 분포가 달라져 균일도가 떨어집니다.
Fan-In에서는 잘 안 보이던 문제입니다.
4.5 포토 초점 편차
Warpage가 심하면 한 번의 노광으로 초점을 안정적으로 맞추기 어렵습니다.
장비 장비마다 대응 방식이 달라 이 부분이 실무에서 가장 예민합니다.
5. RDL의 품질이 이후 공정에 미치는 영향
5.1 PSV 및 UBM 단계
RDL 위에 PSV나 UBM이 형성되기 때문에
패턴 품질이 조금만 흔들려도 접합 품질이 바로 흔들립니다.
5.2 Bump 형성
RDL 패턴 중심이 틀어지면 Bump Forming도 중심을 잡기가 어렵습니다.
Ball Height 편차나 Non-Wet 문제도 RDL의 영향이 큽니다.
5.3 패키지 전기적 특성
RDL 저항이나 기생 값이 설계 범위를 벗어나면
RF나 PMIC처럼 전기 특성에 민감한 제품에서 치명적인 영향을 줍니다.
6. 마무리
정리해보면,
FO-WLP의 RDL 공정은 Fan-In WLP보다 훨씬 변수도 많고 난이도도 높습니다.
Fan-Out 영역은 칩이 아니라 EMC 위에서 패턴이 형성되기 때문에
EMC 품질, Molding 조건, Warpage, Die Shift가 모두 RDL 품질을 결정합니다.
실무에서도 FO-WLP 수율의 상당 부분이 RDL에서 판가름나는 경우가 많습니다.
그래서 RDL 조건을 안정화하면 전체 공정 흐름이 훨씬 안정적으로 돌아갑니다.