반도체 패키징은 단순한 보호 공정을 넘어 시스템 성능을 좌우하는 핵심 기술입니다. 특히 웨이퍼 단계에서 패키징을 끝내는 WLP(Wafer Level Packaging)는 패키지 크기를 칩 크기와 거의 동일하게 만들 수 있어 모바일, PMIC, RF 칩 등에서 매우 중요한 위치를 차지합니다. 최근에는 웨어러블과 IoT 기기의 확산으로 초소형 패키징에 대한 요구가 커지면서 WLP에 대한 관심도 꾸준히 높아지고 있습니다.
Fan-In WLP의 실제 구조는 Dielectric Layer → RDL → Passivation → UBM → Bump Formation 순서로 진행되지만, 이를 정확하게 설명하는 자료는 많지 않습니다. 이 글에서는 실제 공정 기준으로 WLP 구조와 장점, 한계를 정리하고, 왜 이 기술이 다양한 제품군에서 선택되는지 종합적으로 살펴봅니다.
WLP란 무엇인가
웨이퍼 단계에서 패키징을 완료하는 기술
WLP는 칩을 개별 다이로 절단하기 전에 웨이퍼 전체에 패키징 공정을 수행하는 방식입니다. 기존 패키징은 다이를 자르고 기판 위에 실장한 뒤 몰딩·볼 형성 공정을 진행해야 했지만, WLP에서는 이 대부분을 웨이퍼 상태에서 처리합니다. 그 결과 패키지 크기와 칩 크기의 차이가 거의 없어지고, 초소형 디바이스에 적합한 구조가 됩니다.
WLP가 필요한 이유
WLP는 다음과 같은 영역에서 활용 가치가 매우 높습니다.
- 모바일 전력관리칩(PMIC)
- RF 프론트엔드 칩
- MEMS 센서
- 스마트워치, 이어버드 등 초소형 기기
초소형화와 성능 유지를 동시에 요구하는 분야에서 WLP는 사실상 표준 기술로 자리 잡았습니다.
WLP의 실제 구조 (Fan-In WLP 기준)
Dielectric Layer (PI/PBO)
RDL 형성을 위한 기반 절연층으로, 칩 Al Pad 위에서 안정적인 패턴 형성을 가능하게 합니다. 기계적 스트레스를 완화하고, 도금 환경을 안정적으로 유지하는 역할을 합니다. PI, PBO 같은 고분자 재료가 사용됩니다.
RDL (Re-Distribution Layer)
칩 내부 패드를 외부 솔더 볼 패턴에 맞게 재배치하는 구리 배선층입니다.
Fan-In WLP에서는 단층 RDL이 사용되는 경우가 많으며, 라인/스페이스 정밀도는 수율을 결정하는 핵심 요인입니다. 패턴 품질이 좋지 않으면 접합 불량이나 신호 간섭 문제가 발생할 수 있습니다.
Passivation Layer
RDL 위를 보호하는 절연층으로, 이후 UBM을 형성할 부분만 오픈하는 구조입니다.
RDL의 금속을 보호하고 열·습기 환경에서 신뢰성을 확보하는 데 중요한 역할을 수행합니다.
UBM (Under Bump Metallization)
솔더 볼이 연결될 수 있도록 Ni/Cu 기반으로 금속 스택을 형성한 층입니다.
솔더 젖음성, 금속 확산 방지, 접합 강도 확보 등 솔더 볼과의 신뢰성 있는 연결을 위해 필수적인 단계입니다.
Bump Formation (Solder Bump)
UBM 위에 솔더 범프를 형성하는 과정입니다. 솔더 페이스트 인쇄 후 리플로우 방식이 일반적이며, 형성된 범프는 패키지의 최종 I/O 역할을 담당합니다. 최근에는 피치 감소와 범프 크기 축소가 요구되면서 공정 정밀성이 더욱 중요해지고 있습니다.
WLP 공정 단계 요약
WLP 전체 공정 흐름은 다음과 같습니다.
- 웨이퍼 준비 및 Al Pad 노출
- Dielectric Layer(PI/PBO) 형성
- RDL 패턴 형성
- Passivation 도포 및 UBM 오픈
- UBM 증착
- Ball Drop 및 리플로우
- 웨이퍼 레벨 테스트(WLT)
- 다이싱(Dicing)
전체 패키징을 웨이퍼 단계에서 수행하기 때문에 생산성이 높아지고, 동일한 조건에서 많은 칩을 동시에 가공할 수 있어 품질 균일성이 뛰어나다는 장점이 있습니다.
WLP의 장점
패키지 초소형화
Fan-In WLP는 패키지 크기가 칩 크기와 거의 동일하여 소형 제품 설계에 유리합니다.
전기적 성능 향상
인터커넥트가 짧아 신호지연이 감소하고, 고주파 특성이 좋아 RF 부품에도 적합합니다.
공정 효율성
웨이퍼 레벨 공정으로 생산성을 높이고 단가를 줄일 수 있습니다.
구조적 신뢰성
단순한 범프 구조와 얇은 패키지 두께 덕분에 열·기계적 안정성이 높습니다.
WLP의 단점 및 한계
I/O 확장 한계
Fan-In 구조 특성상 고핀수 칩에는 적용이 어렵습니다.
공정 난이도
RDL 미세 패턴, UBM 접합 품질, Passivation 균일도 등 수율에 영향을 주는 변수가 많습니다.
웨이퍼 워프 문제
열 공정에서 웨이퍼가 휘어지는 문제가 발생할 수 있어 제어 기술이 필요합니다.
WLP 활용 분야
WLP는 다양한 상용 제품에서 핵심 패키징 기술로 활용되고 있습니다.
- 모바일 PMIC
- RF 프론트엔드
- MEMS 센서
- 웨어러블용 저전력 SoC
- 전력관리 칩(BMS)
시장에서는 더 많은 기능을 작은 공간에 집약해야 하기 때문에 WLP의 활용도는 앞으로 더 높아질 가능성이 큽니다.
결론
WLP는 소형화와 성능 요구가 동시에 중요한 모바일 및 웨어러블 기기에서 매우 중요한 기술입니다. 특히 실제 Fan-In WLP 구조인 RCF → RDL → Passivation → UBM → Bump Formation 흐름은 신뢰성과 생산성을 모두 확보할 수 있는 합리적인 구조입니다. 기술이 발전할수록 RDL 미세화, UBM 소재 개선이 이루어져 더 높은 수준의 패키징 성능을 구현할 수 있을 것입니다.