FO-WLP 공정에서 Molding은 Reconstitution 바로 다음 단계인데, 실제 생산 라인에서는 이 공정이 생각보다 변수도 많고 공정 특성도 제품마다 다른 편이라 조정 난이도가 높습니다.
특히 Fan-Out 구조는 칩 외곽까지 배선이 확장되는 방식이다 보니, 몰딩 단계가 조금만 흔들려도 바로 RDL이나 후공정에서 문제가 눈에 띕니다.
Reconstitution에 대한 내용은 아래 글 참고하시면 이해하는데 도움 될 것으로 예상하니, 참고해주세요
FO-WLP Reconstitution 공정 완전 정리
1. FO-WLP Molding 공정의 역할
1.1 칩 보호 구조 형성
칩의 상부와 주변을 EMC로 감싸 물리적 충격, 습기, 온도 변화로부터 칩을 보호합니다.
1.2 Fan-Out 영역 확보
RDL이 칩 외곽까지 형성될 수 있도록 충분한 EMC 영역을 제공하는 것이 FO-WLP의 핵심입니다.
EMC 두께 분포가 균일하지 않으면 RDL의 패턴 균일성이 저하됩니다.
1.3 웨이퍼 형태 재구성
여러 칩이 Carrier 위에서 하나의 웨이퍼처럼 동작하도록 단일 구조로 만드는 단계입니다.
이후 Backside Grind → Debond → RDL 공정이 이 재구성된 웨이퍼 위에서 진행됩니다.
2. FO-WLP Molding 공정 방식
FO-WLP에서는 크게 두 가지 Molding 방식이 사용됩니다.
- Compression Molding
- Film-Assisted Molding(FAM)
두 방식 모두 EMC를 충진하지만, 칩 이동 억제 전략과 표면 품질에서 차이가 발생합니다.
2.1 Compression Molding
가장 널리 사용되는 방식입니다.
특징
- EMC를 금형 내에서 압력으로 충진
- 칩 간 간격이 좁아도 충진성이 우수
- 대면적 몰딩 적합(FO-PLP까지 확장 가능)
장점
- 균일한 EMC 충진
- Void 발생률이 낮음
- 단면 밀도와 경도 우수
단점
- 압력·온도에 따라 Die Shift 가능성 존재
- 금형 표면 상태에 따라 외곽 품질 변동
2.2 Film-Assisted Molding(FAM)
EMC와 금형 사이에 필름을 삽입해 몰딩하는 방식입니다.
특징
- 칩 표면 손상을 줄임
- EMC 유동 안정성 높음
- 표면 품질이 뛰어남
단점
- 공정 비용 증가
- 칩 주변 Fill Quality 관리 필요
3. FO-WLP Molding 공정 흐름
3.1 EMC 준비 및 Pre-conditioning
- EMC Pellet 예열
- 유동성 확보를 위한 온도 조건 조절
- 수분 제거(Moisture Control)
EMC의 수분 함유량은 Void 발생, 계면 박리 등 구조 신뢰성에 직접적인 영향을 줍니다.
3.2 칩 배치 상태 확인
Reconstitution 단계에서 설정된 칩 위치와 Street 간격을 검증합니다.
칩 돌출, Tilt, 배치 오차는 몰딩 단계에서 모두 증폭됩니다.
3.3 Molding 장비 세팅
- 압력 설정
- 금형 온도 프로파일 구성
- 충진 속도 제어
- 금형 표면 청정도 확인
압력·온도·속도는 Die Shift 및 Warpage에 직접적으로 영향을 줍니다.
3.4 EMC 충진(Flow & Fill 단계)
- 금형 내부에 EMC 유입
- 칩 사이 공간 완전 충진
- 캐비티 내 공기 배출(De-airing) 진행
충진 과정에서 문제가 발생하면 내부 Void, 불균일 Fill, Edge Crack이 생성될 수 있습니다.
3.5 경화(Curing)
- EMC를 전기·기계적 특성을 갖도록 화학적으로 활성화
- Cure 온도·시간이 너무 낮으면 경화 불량
- 너무 높으면 잔류 응력 증가
Cure 조건은 Warpage, EMC 수축률, Die Shift를 동시에 좌우하는 핵심 요소입니다.
3.6 탈형(Demolding)
몰딩이 끝난 웨이퍼를 금형에서 분리합니다.
이때 금형 표면 오염이나 계면 부착력이 불균일하면 균열이 발생할 수 있습니다.
4. Molding 품질을 좌우하는 핵심 기술 요소
4.1 EMC 수축률 관리
수축률이 높을수록 칩 위치 이동(Die Shift)이 증가합니다.
저수축 EMC를 개발하는 이유가 여기에 있습니다.
4.2 Warpage 제어
Warpage는 FO-WLP의 가장 큰 문제 중 하나입니다.
주요 원인
- CTE mismatch(EMC vs 칩 vs Carrier)
- Cure 조건
- EMC 두께 불균일
- Carrier 변형
Warpage가 심하면 RDL 포토 공정에서 초점 불량이 발생합니다.
4.3 칩 주변 Fill Quality
칩 주변 계면 충진이 부족하면 계면 박리, RDL Crack, UBM 박리가 발생할 수 있습니다.
4.4 Void 발생 억제
Void는 열 충격, 습도 신뢰성, 전기적 안정성에 모두 악영향을 미칩니다.
예방 방법
- EMC 예열
- 균일한 충진 속도
- 금형 내 공기 배출 설계
4.5 표면 품질 균일성
몰딩 후 표면은 Backside Grinding 공정 기반층이 됩니다.
표면 불량은 연삭 두께 편차로 이어집니다.
5. Molding 이후 공정과의 연계성
5.1 Backside Grinding
몰딩 후 웨이퍼 두께를 Target 수준(일반적으로 수백 µm)까지 연삭합니다.
몰딩 품질이 나쁘면 그라인딩 중 Crack이나 Edge Peel이 발생합니다.
5.2 Debond
Carrier와 몰딩된 웨이퍼를 분리하는 단계입니다.
몰딩 두께 분포가 균일해야 Debond 시 Stress 집중이 최소화됩니다.
5.3 RDL 공정
Molding에서 형성한 기반층 위에 RDL을 형성합니다.
표면 평탄성, Warpage, EMC 품질이 RDL 품질을 정확히 결정합니다.
6. 마무리
FO-WLP의 Molding 공정은 단순히 EMC를 충진하는 공정을 넘어, Fan-Out 구조 형성의 핵심 역할을 수행합니다.
충진 상태, 수축률, Warpage, 표면 품질 등 다양한 요소가 복합적으로 작용해 이후 RDL·UBM·Bump까지 모든 단계의 수율과 신뢰성을 결정합니다.
Molding 단계가 안정적으로 제어되면 FO-WLP 전체 공정의 품질이 크게 향상되며,
특히 Die Shift 억제와 Warpage 관리 기술은 FO-WLP의 경쟁력을 좌우하는 핵심 기술입니다.