FO-WLP 공정의 시작 단계인 Reconstitution 공정은 칩 배치, 캐리어 정합, 몰딩 품질 등 이후 공정 성능을 좌우하는 핵심 요소입니다. 이번 글에서는 Reconstitution의 구조와 실무 공정 흐름을 상세히 설명합니다.
Fan-Out WLP(FO-WLP)의 전체 공정 중 가장 중요한 첫 단계는 Reconstitution 공정입니다.
Reconstitution은 개별 칩(die)을 원하는 배열로 재배치하여 ‘재구성된 웨이퍼(Reconstituted Wafer)’를 만드는 과정입니다.
이 단계에서 배열 정밀도, 칩 간 간격, Carrier 접합 품질, EMC 몰딩 두께 등이 제대로 확보되지 않으면 이후 RDL·UBM·Bump Formation까지 모든 공정에서 불량이 누적됩니다.
FO-WLP 기술이 처음 등장했을 때 Fan-In WLP와의 가장 큰 차이는 바로 이 칩 재배열(Reconfiguration) 구조였으며, Reconstitution 기술의 완성도가 곧 FO-WLP 수율을 결정하는 핵심 지표가 되었습니다.
FO-WLP 기본 구조 및 장점에 대해서는 아래 글 참고부탁드려요.
FO-WLP란? 구조·장점·방식 차이 정리
1. Reconstitution 공정이 필요한 이유는 무엇일까?
1.1 Fan-In WLP와 가장 큰 차별점
Fan-In WLP는 칩 크기 내에서 단자를 형성하기 때문에 I/O 확장에 한계가 있습니다.
반면 FO-WLP는 칩 외곽 영역까지 배선을 확장할 수 있는데, 이를 위해 칩을 재배치하여 ‘더 큰 가상의 웨이퍼’를 만들어야 합니다.
이 역할을 수행하는 것이 바로 Reconstitution 공정입니다.
1.2 Reconstituted Wafer의 목적
칩을 Carrier 위에 일정 간격으로 배치
EMC 몰딩을 통해 단일 웨이퍼 형태로 재구성
대면적 RDL 공정이 안정적으로 진행될 기반 확보
Fan-Out 영역 패턴 형성 가능
Reconstitution의 정확도와 품질은 FO-WLP 수율의 시작점이며 가장 중요한 기준입니다.
2. Reconstitution 공정의 구성 요소
Reconstitution은 다음 요소들로 구성됩니다.
Die Pick & Place(칩 배치)
Carrier Alignment(정합)
칩 간 거리 설정(Street 설계)
EMC Molding
Backside Grinding & Debond
각 단계는 이후 공정 정밀도와 구조 안정성에 영향을 줍니다.
3. Die Pick & Place: 칩 선택 및 배치
3.1 목적
개별 칩을 원본 웨이퍼에서 분리한 뒤 FO-WLP 설계에 맞는 위치에 정확하게 배치하는 과정입니다.
3.2 주요 기술 요소
칩 회전각(Theta) 보정
Pick-up Force 및 Vacuum 조건
칩 간 간격(Street) 설정
Chip Warpage에 따른 위치 보정
Micron 단위 오차가 발생하면 이후 RDL 패턴 정렬에 직접적인 영향을 미칩니다.
4. Carrier Alignment: 캐리어 정합
4.1 Carrier 종류
Glass Carrier와 금속 Carrier가 있으며 평탄도, 열적 안정성, CTE가 가장 중요한 요소입니다.
4.2 정합 품질 요소
칩 좌표와 Carrier 기준 좌표 정렬
X-Y Offset 보정
Z 높이 균일성 확보
Carrier 표면 청정도 관리
Carrier Alignment 오차는 FO-WLP의 대표적 불량인 Die Shift의 원인이 됩니다.
5. Die Shift 문제와 제어 기술
Die Shift는 몰딩 또는 열응력에 의해 배치된 칩이 미세하게 이동하는 현상입니다. Reconstitution 단계에서 가장 관리 난이도가 높은 항목입니다.
5.1 발생 원인
EMC 수축
Molding 압력·온도
Carrier와 칩의 CTE 차이
Pick & Place 단계 초기 오차
5.2 제어 기술
Die 주변 보강 설계
Low-shrinkage EMC 사용
Molding 조건 최적화
Carrier 선택 시 CTE 정합 고려
배치 후 Pre-bake 적용
Die Shift 제어는 공정의 성공 여부를 좌우하며 FO-WLP 방식별 성능 차이를 만드는 핵심 기술입니다.
6. EMC Molding: 웨이퍼 재구성
6.1 목적
칩을 보호하고 Fan-Out 영역을 형성하며 RDL 공정이 진행될 대면적 표면을 확보합니다.
6.2 주요 공정 요소
압축 Molding 또는 Film-assisted Molding
EMC 충진 균일성
Void 억제
Warpage 제어
EMC 두께 편차는 이후 Backside Grinding 공정 정밀도와 수율에대한 영향을 줍니다.
7. Backside Grinding & Debond로 연결
몰딩이 끝나면 Reconstituted Wafer는 후면을 Target Thickness까지 연삭하고, Carrier를 제거하여 자유 웨이퍼 형태로 전환됩니다.
이는 시드 11에서 상세하게 다룹니다.
8. Reconstitution 공정의 핵심 품질 관리 요소
8.1 칩 위치 오차
RDL Alignment 수율을 좌우하는 핵심 항목입니다.
8.2 EMC 수축률
Fan-Out 영역 균일성 유지와 Die Shift 방지를 위해 중요합니다.
8.3 Carrier 평탄도
Carrier 변형은 포토 초점 불량과 패턴 편차의 핵심 원인이 됩니다.
8.4 칩 표면 청정도
표면 오염은 몰딩·계면 박리·RDL 접착력 저하로 이어질 수 있습니다.
9. 마무리
Reconstitution은 FO-WLP에서 가장 핵심적 기반 공정으로 평가됩니다.
칩 배치 정밀도, Carrier 정합, 몰딩 품질, 수축 제어 등 다양한 변수들이 결합되어 전체 공정 안정성이 결정됩니다.
이 단계에서 구조적 완성도가 확보되어야 이후 RDL·UBM·Bump Formation까지 안정적인 품질이 유지됩니다.